COMPUTER TRICKS

 

CPU KA Full Form in Hindi:- Central Processing Unit (सेंट्रल प्रोसेसिंग यूनिट ), या बस प्रोसेसर या माइक्रोप्रोसेसर के लिए अंग्रेजी में संक्षिप्त नाम से जाना जाता है , यह कंप्यूटर में घटक है जो कंप्यूटर के प्रोग्राम में निहित डेटा को निर्देशों और संसाधित करता है।

CPU डिजिटल कंप्यूटर (प्रोग्रामेबिलिटी) की मूलभूत विशेषता प्रदान करते हैं और प्राथमिक भंडारण और I / O उपकरणों के साथ-साथ किसी भी समय के कंप्यूटरों में पाए जाने वाले आवश्यक घटकों में से एक हैं । एकीकृत परिपथों के साथ निर्मित सीपीयू को माइक्रोप्रोसेसर के रूप में जाना जाता है । 1970 के दशक के मध्य से , सिंगल- चिप माइक्रोप्रोसेसरों ने लगभग सभी प्रकार के सीपीयू को लगभग पूरी तरह से बदल दिया है, और आज, “सीपीयू” शब्द आमतौर पर सभी माइक्रोप्रोसेसरों पर लागू होता है ।

 

CPU Kya Hai ? What is CPU in Hindi

शब्द “सेंट्रल प्रोसेसिंग यूनिट”, मोटे तौर पर, तर्क मशीनों के एक निश्चित वर्ग का वर्णन है जो जटिल कंप्यूटर प्रोग्रामों को निष्पादित कर सकता है । यह व्यापक परिभाषा “सीपीयू” शब्द के व्यापक उपयोग में आने से बहुत पहले मौजूद कई पहले कंप्यूटरों पर आसानी से लागू की जा सकती है। हालाँकि, कम से कम 1960 के दशक की शुरुआत से ही यह शब्द और इसका संक्षिप्त नाम कंप्यूटर उद्योग में उपयोग में है । शुरुआती उदाहरणों से सीपीयू के आकार, डिजाइन और कार्यान्वयन में नाटकीय रूप से बदलाव आया है, लेकिन उनका मौलिक संचालन काफी समान रहा है।

पहले सीपीयू एक बड़े कंप्यूटर के हिस्से के रूप में कस्टम डिजाइन किए गए थे, आमतौर पर एक तरह का एक कंप्यूटर। हालांकि, किसी विशेष एप्लिकेशन के लिए सीपीयू को अनुकूलित करने की यह महंगी विधि काफी हद तक गायब हो गई है और इसे एक या कई उद्देश्यों के लिए तैयार किए गए सस्ते, मानकीकृत प्रोसेसर वर्गों के विकास से बदल दिया गया है। मानकीकरण की यह प्रवृत्ति आम तौर पर असतत ट्रांजिस्टर , मेनफ्रेम और माइक्रो कंप्यूटर के युग में शुरू हुई  , और एकीकृत सर्किट (आईसी) के लोकप्रिय होने के साथ तेजी से तेज हो गई , जिसने अधिक जटिल सीपीयू को छोटे स्थानों में डिजाइन और निर्मित करने की अनुमति दी है।

मिलीमीटर का क्रम) सीपीयू के लघुकरण और मानकीकरण दोनों ने आधुनिक जीवन में इन डिजिटल उपकरणों की उपस्थिति को समर्पित कंप्यूटिंग मशीनों के सीमित अनुप्रयोगों से कहीं अधिक बढ़ा दिया है। आधुनिक माइक्रोप्रोसेसर ऑटोमोबाइल , टेलीविजन , रेफ्रिजरेटर , कैलकुलेटर , हवाई जहाज से लेकर मोबाइल या सेल फोन, खिलौनों तक हर चीज में दिखाई देते हैं।

लगभग सभी सीपीयू अलग-अलग राज्यों से निपटते हैं, और इसलिए इन राज्यों को अलग करने और बदलने के लिए स्विचिंग तत्वों के एक निश्चित वर्ग की आवश्यकता होती है। ट्रांजिस्टर की व्यावसायिक स्वीकृति से पहले , विद्युत रिले और वैक्यूम ट्यूब (थर्मिओनिक वाल्व) आमतौर पर स्विचिंग तत्वों के रूप में उपयोग किए जाते थे। हालांकि पिछले विशुद्ध रूप से यांत्रिक डिजाइनों की तुलना में इनकी गति के फायदे अलग-अलग थे, लेकिन वे कई कारणों से अविश्वसनीय थे। उदाहरण के लिए, संपर्क बाउंस की समस्या को हल करने के लिए सर्किट को करंट डायरेक्ट के अनुक्रमिक तर्क के लिए अतिरिक्त हार्डवेयर की आवश्यकता होती है ।

दूसरी ओर, जबकि वैक्यूम ट्यूब संपर्क उछाल से ग्रस्त नहीं होते हैं, उन्हें पूरी तरह से चालू होने से पहले गर्म होना चाहिए और अंततः विफल हो जाना चाहिए और पूरी तरह से काम करना बंद कर देना चाहिए। आम तौर पर, जब एक ट्यूब विफल हो जाती है, तो CPU को विफल होने वाले घटक का पता लगाने के लिए निदान करना होगा ताकि इसे बदला जा सके। इसलिए, पहले इलेक्ट्रॉनिक कंप्यूटर, (वैक्यूम ट्यूब पर आधारित), आमतौर पर इलेक्ट्रोमैकेनिकल कंप्यूटर (रिले पर आधारित) की तुलना में तेज़ लेकिन कम विश्वसनीय थे।

ईडीवीएसी की तरह ट्यूब कंप्यूटर, विफलताओं के बीच औसतन आठ घंटे का होता है, जबकि रिले कंप्यूटर, (पुराने और धीमे), जैसे कि हार्वर्ड मार्क I , बहुत कम ही विफल होते हैं। अंत में, ट्यूब-आधारित सीपीयू प्रमुख हो गए क्योंकि आम तौर पर उत्पादित महत्वपूर्ण गति लाभ विश्वसनीयता के मुद्दों से अधिक हो गए। इनमें से अधिकांश शुरुआती सिंक्रोनस सीपीयू आधुनिक माइक्रोइलेक्ट्रॉनिक डिजाइनों की तुलना में कम घड़ी दरों पर चलते हैं, (घड़ी की दरों की चर्चा के लिए नीचे देखें)। इस समय 100 kHz से 4 kHz तक के क्लॉक सिग्नल की आवृत्तियाँ बहुत सामान्य थीं।मेगाहर्ट्ज , बड़े पैमाने पर स्विचिंग उपकरणों की गति से सीमित है जिसके साथ वे बनाए गए थे।

Discrete IC और ट्रांजिस्टर सीपीयू

CPU डिजाइन की जटिलता बढ़ती गई क्योंकि विभिन्न तकनीकों ने छोटे, अधिक विश्वसनीय इलेक्ट्रॉनिक उपकरणों का निर्माण करना आसान बना दिया। उन सुधारों में से पहला ट्रांजिस्टर के आगमन के साथ आया था । 1950 और 1960 के दशक के दौरान सॉलिड-स्टेट CPU को वैक्यूम ट्यूब और इलेक्ट्रिकल रिले जैसे भारी, अविश्वसनीय और भंगुर स्विचिंग तत्वों के साथ नहीं बनाया जाना था। इस सुधार के साथ, असतत (व्यक्तिगत) घटकों वाले एक या अधिक मुद्रित सर्किट बोर्डों पर अधिक जटिल और अधिक विश्वसनीय सीपीयू बनाए गए ।

इस अवधि के दौरान, एक कॉम्पैक्ट स्पेस में कई निर्माण की एक विधि ने लोकप्रियता हासिल की। एकीकृत सर्किट (आईसी) की अनुमति की एक बड़ी संख्या ट्रांजिस्टर के लिए एक एकल पर निर्मित किया जा Semiconductor- आधारित वेफर या “चिप।” सबसे पहले, केवल बहुत ही बुनियादी, गैर-विशिष्ट डिजिटल सर्किट जैसे NOR गेट्स को IC में छोटा किया गया था।

इन “बिल्डिंग ब्लॉक” IC पर आधारित CPU को आमतौर पर “स्मॉल-स्केल इंटीग्रेशन” (SSI) डिवाइस कहा जाता है। एसएसआई आईसी, जैसा कि कंप्यूटर गाइड अपोलो (अपोलो गाइडेंस कंप्यूटर) में उपयोग किया जाता है , में आमतौर पर ट्रांजिस्टर होते हैं जो दस के गुणकों में संख्या की गणना करते हैं।

SSI IC का उपयोग करके एक पूर्ण CPU का निर्माण करने के लिए हजारों व्यक्तिगत चिप्स की आवश्यकता होती है, लेकिन फिर भी पिछले असतत ट्रांजिस्टर डिजाइनों की तुलना में बहुत कम जगह और बिजली की खपत होती है। जैसे-जैसे माइक्रोइलेक्ट्रॉनिक तकनीक उन्नत हुई, आईसी में ट्रांजिस्टर की बढ़ती संख्या को रखा गया, इस प्रकार एक पूर्ण सीपीयू के लिए आवश्यक व्यक्तिगत आईसी की संख्या कम हो गई। इंटीग्रेटेड सर्किट्स MSI और LSI (मीडियम और लार्ज स्केल इंटीग्रेशन) ने ट्रांजिस्टर की संख्या बढ़ाकर सैकड़ों और फिर हजारों कर दी।

1964 में, IBM ने अपना सिस्टम / 360 कंप्यूटर आर्किटेक्चर पेश किया , जिसका उपयोग कंप्यूटरों की एक श्रृंखला में किया गया था जो एक ही प्रोग्राम को विभिन्न गति और प्रदर्शन के साथ चला सकते थे। यह उस समय महत्वपूर्ण था जब अधिकांश इलेक्ट्रॉनिक कंप्यूटर एक-दूसरे के साथ असंगत थे, यहां तक ​​कि एक ही निर्माता द्वारा बनाए गए कंप्यूटर भी। इस सुधार को सुविधाजनक बनाने के लिए, आईबीएम ने माइक्रोप्रोग्राम अवधारणा का उपयोग किया , जिसे अक्सर ” माइक्रोकोड ” कहा जाता है , जो अभी भी आधुनिक सीपीयू में व्यापक उपयोग को देखता है।

सिस्टम / 360 आर्किटेक्चर इतना लोकप्रिय था कि यह अगले कई दशकों तक मेनफ्रेम बाजार पर हावी रहा और एक ऐसी विरासत छोड़ गया जो अभी भी आईबीएम zSeries जैसे समान आधुनिक कंप्यूटरों द्वारा चलाई जाती है । 1964 के उसी वर्ष में, डिजिटल उपकरण निगम (DEC) ने वैज्ञानिक और अनुसंधान बाजारों, PDP-8 के उद्देश्य से एक और प्रभावशाली कंप्यूटर पेश किया ।

DEC बाद में बेहद लोकप्रिय PDP-11 लाइन पेश करेगा, जो मूल रूप से SSI IC के साथ बनाया गया था लेकिन अंततः LSI घटकों के साथ लागू किया गया क्योंकि वे व्यावहारिक हो गए थे। SSI और MSI तकनीक के साथ बनाए गए अपने पूर्ववर्तियों के विपरीत, PDP-11 के पहले LSI कार्यान्वयन में केवल चार LSI IC से युक्त CPU शामिल था।

ट्रांजिस्टर-आधारित कंप्यूटरों के अपने पूर्ववर्तियों की तुलना में कई विशिष्ट लाभ थे। बढ़ी हुई विश्वसनीयता और कम बिजली की खपत को सुविधाजनक बनाने के अलावा, ट्रांजिस्टर ने एक ट्यूब या रिले की तुलना में ट्रांजिस्टर के कम स्विचिंग समय के कारण सीपीयू को बहुत अधिक गति से संचालित करने की अनुमति दी। बढ़ती विश्वसनीयता और स्विचिंग तत्वों की नाटकीय रूप से बढ़ी हुई गति दोनों के लिए धन्यवाद, जो इस समय लगभग विशेष रूप से ट्रांजिस्टर थे, दसियों मेगाहर्ट्ज़ की सीपीयू घड़ी आवृत्तियों को प्राप्त किया गया था।

इसके अलावा, जब असतत ट्रांजिस्टर सीपीयू और एकीकृत सर्किट भारी उपयोग में थे, नए उच्च-प्रदर्शन डिजाइन वेक्टर प्रोसेसर की तरह दिखाई देने लगे | वेक्टर प्रोसेसर SIMD (सिंगल इंस्ट्रक्शन मल्टीपल डेटा)। इन प्रारंभिक प्रायोगिक डिजाइनों ने बाद में विशेषीकृत सुपर कंप्यूटरों के युग को जन्म दिया , जैसा कि क्रे इंक द्वारा बनाया गया था ।

माइक्रोप्रोसेसर क्या हैं? | MicroProcessor Kya Hai?

1970 में पहले माइक्रोप्रोसेसर, Intel 4004 , और 1974 में व्यापक रूप से उपयोग किए जाने वाले पहले माइक्रोप्रोसेसर, Intel 8080 की शुरुआत के बाद से , CPU के इस वर्ग ने सेंट्रल प्रोसेसिंग यूनिट(Central Processing Unit) के बाकी कार्यान्वयन विधियों को लगभग पूरी तरह से विस्थापित कर दिया है। उस समय के मेनफ्रेम और मिनीकंप्यूटर निर्माताओं ने अपने पुराने कंप्यूटर आर्किटेक्चर को अपग्रेड करने के लिए मालिकाना आईसी विकास कार्यक्रम शुरू किए , और अंततः निर्देश सेट के साथ माइक्रोप्रोसेसरों का उत्पादन किया जो उनके पुराने हार्डवेयर और सॉफ्टवेयर के साथ पिछड़े थे। अब सर्वव्यापी पर्सनल कंप्यूटर के आगमन और अंततः विशाल सफलता के साथ संयुक्त, “सीपीयू” शब्द अब लगभग विशेष रूप से माइक्रोप्रोसेसरों पर लागू होता है।

CPU की पिछली पीढ़ियों को असतत घटकों और कई छोटे पैमाने के एकीकृत सर्किटों को एक या अधिक सर्किट बोर्डों में एकीकृत किया गया था। दूसरी ओर, माइक्रोप्रोसेसर बहुत कम संख्या में IC के साथ बनाए गए CPU होते हैं; आमतौर पर सिर्फ एक। सीपीयू का छोटा आकार, एक ही डाई पर लागू होने के परिणामस्वरूप, भौतिक कारकों जैसे दरवाजे पर कैपेसिटेंस परजीवी की गिरावट के कारण कई बार तेजी से स्विचिंग का मतलब है. इसने सिंक्रोनस माइक्रोप्रोसेसरों को दसियों मेगाहर्ट्ज़ से लेकर कई गीगाहर्ट्ज़ तक के घड़ी के समय की अनुमति दी है।

इसके अतिरिक्त, जैसे-जैसे IC में अत्यधिक छोटे ट्रांजिस्टर बनाने की क्षमता बढ़ी है, एकल CPU में ट्रांजिस्टर की जटिलता और संख्या में भी नाटकीय रूप से वृद्धि हुई है। इस व्यापक रूप से देखी गई प्रवृत्ति का वर्णन मूर के नियम द्वारा किया गया है, जिसे आज तक CPU और अन्य IC की जटिलता में वृद्धि की काफी सटीक भविष्यवाणी के रूप में दिखाया गया है।

जबकि पिछले साठ वर्षों में CPU की जटिलता, आकार, निर्माण और समग्र आकार में नाटकीय रूप से बदलाव आया है, यह उल्लेखनीय है कि डिजाइन और बुनियादी संचालन में ज्यादा बदलाव नहीं आया है। आज लगभग सभी सामान्य सीपीयू को वॉन न्यूमैन संग्रहीत प्रोग्राम मशीन के रूप में सटीक रूप से वर्णित किया जा सकता है।

जैसा कि उपर्युक्त मूर का नियम सही है, एकीकृत सर्किट ट्रांजिस्टर प्रौद्योगिकी की सीमाओं के बारे में चिंताएं उठाई गई हैं। इलेक्ट्रॉनिक फाटकों का अत्यधिक लघुकरण उन घटनाओं के प्रभावों का कारण बन रहा है जो बहुत अधिक महत्वपूर्ण हो जाते हैं, जैसे कि इलेक्ट्रोमाइग्रेशन , और नुकसान की सबथ्रेशोल्ड । ये नई चिंताएं कई कारकों में से हैं जो शोधकर्ताओं को क्वांटम कंप्यूटर जैसे नए कंप्यूटिंग विधियों का अध्ययन करने के साथ-साथ समांतरता के उपयोग का विस्तार करने और शास्त्रीय वॉन न्यूमैन मॉडल की उपयोगिता बढ़ाने वाली अन्य विधियों में से हैं।

सीपीयू ऑपरेशन

अधिकांश CPU का मौलिक संचालन “प्रोग्राम” नामक संग्रहीत निर्देशों के अनुक्रम को निष्पादित करना है। प्रोग्राम को संख्याओं की एक श्रृंखला द्वारा दर्शाया जाता है जिसे एक निश्चित प्रकार की कंप्यूटर मेमोरी में रखा जाता है। चार चरण हैं जो लगभग सभी वॉन न्यूमैन आर्किटेक्चर सीपीयू अपने ऑपरेशन में उपयोग करते हैं: फ़ेच, डिकोड, एक्ज़ीक्यूट, और राइटबैक, (पढ़ें, डिकोड करें, निष्पादित करें और लिखें)।

पहला चरण, रीड (लाने), प्रोग्राम मेमोरी से एक निर्देश (जो एक संख्या या संख्याओं के अनुक्रम द्वारा दर्शाया जाता है ) को पुनः प्राप्त करना शामिल है । प्रोग्राम मेमोरी में स्थान प्रोग्राम काउंटर द्वारा निर्धारित किया जाता है(पीसी), जो एक संख्या संग्रहीत करता है जो कार्यक्रम में वर्तमान स्थिति की पहचान करता है। दूसरे शब्दों में, प्रोग्राम काउंटर सीपीयू को बताता है कि वर्तमान प्रोग्राम में निर्देश कहाँ है। एक निर्देश पढ़ने के बाद, प्रोग्राम काउंटर को मेमोरी इकाइयों के संदर्भ में निर्देश शब्द की लंबाई से बढ़ाया जाता है।

अक्सर पढ़ने के लिए निर्देश को अपेक्षाकृत धीमी मेमोरी से पुनर्प्राप्त किया जाना चाहिए, जिससे सीपीयू रुक जाता है, जबकि वह निर्देश के वापस आने की प्रतीक्षा करता है। यह समस्या आधुनिक प्रोसेसर पर बड़े पैमाने पर कैश और पाइपलाइन आर्किटेक्चर (नीचे देखें) द्वारा संबोधित की जाती है ।

सीपीयू मेमोरी से जो निर्देश पढ़ता है उसका उपयोग यह निर्धारित करने के लिए किया जाता है कि सीपीयू को क्या करना चाहिए। डिकोडिंग चरण में, निर्देश को उन भागों में विभाजित किया जाता है जो अन्य CPU इकाइयों के लिए अर्थ रखते हैं। जिस तरह से संख्यात्मक निर्देश के मूल्य की व्याख्या की जाती है , वह सीपीयू के इंस्ट्रक्शन सेट (आईएसए) के आर्किटेक्चर द्वारा परिभाषित किया जाता है । अक्सर बार, निर्देश में संख्याओं का एक समूह, जिसे ओपकोड कहा जाता है , इंगित करता है कि कौन सा ऑपरेशन करना है। संख्या के शेष भाग आमतौर पर उस निर्देश के लिए आवश्यक जानकारी प्रदान करते हैं, जैसे कि एक ऐड ऑपरेशन के लिए ऑपरेंड ।

इस तरह के ऑपरेंड को एक स्थिर मान (तत्काल मान कहा जाता है) के रूप में दिया जा सकता है, या एक मूल्य का पता लगाने के लिए एक स्थान के रूप में दिया जा सकता है, जो कि कुछ पता मोड द्वारा निर्धारित किया जा सकता है, एक रजिस्टर या मेमोरी एड्रेस हो सकता है ।

पुराने डिजाइनों में निर्देश को डिकोड करने के लिए जिम्मेदार सीपीयू इकाइयाँ फिक्स्ड हार्डवेयर डिवाइस थीं। हालांकि, अधिक अमूर्त और जटिल CPU और आईएसए में, एक फर्मवेयर का उपयोग अक्सर सीपीयू के लिए विभिन्न कॉन्फ़िगरेशन संकेतों में निर्देशों का अनुवाद करने में मदद करने के लिए किया जाता है। यह फर्मवेयर कभी-कभी इस तरह से फिर से लिखने योग्य होता है कि इसे सीपीयू द्वारा निर्देशों के निर्माण के बाद भी डिकोड करने के तरीके को बदलने के लिए संशोधित किया जा सकता है।

पढ़ने और डिकोडिंग चरणों के बाद, निर्देश निष्पादन चरण किया जाता है। इस चरण के दौरान, विभिन्न CPU इकाइयाँ इस तरह से जुड़ी होती हैं कि वे वांछित संचालन कर सकें। यदि, उदाहरण के लिए, एक ऐड ऑपरेशन का अनुरोध किया गया था, तो एक अंकगणित लॉजिक यूनिट (एएलयू) इनपुट के एक सेट और आउटपुट के सेट से जुड़ा होगा। इनपुट जोड़े जाने वाले नंबर प्रदान करते हैं, और आउटपुट में अंतिम योग होगा।

ALU में इनपुट पर सरल अंकगणित और तर्क संचालन करने के लिए सर्किटरी शामिल है, जैसे कि जोड़ और बिटवाइज़ ऑपरेशन। यदि ऐड ऑपरेशन सीपीयू द्वारा नियंत्रित किए जाने के लिए बहुत बड़ा परिणाम उत्पन्न करता है, तो फ्लैग रजिस्टर में स्थित एक अंकगणित अतिप्रवाह ध्वज भी सेट किया जा सकता है (नीचे पूर्णांक श्रेणी पर अनुभाग देखें)।

अंतिम चरण, राइटबैक, निष्पादन चरण के परिणामों को स्मृति के किसी रूप में बस “लिखता है”। बहुत बार, परिणाम बाद के निर्देशों द्वारा त्वरित पहुँच के लिए सीपीयू के कुछ आंतरिक रजिस्टर में लिखे जाते हैं। अन्य मामलों में परिणाम धीमी लेकिन सस्ती और बड़ी मुख्य मेमोरी में लिखे जा सकते हैं । कुछ प्रकार के निर्देश सीधे परिणाम डेटा उत्पन्न करने के बजाय प्रोग्राम काउंटर में हेरफेर करते हैं।

इन्हें आम तौर पर “कूदता है” (कूदता है) कहा जाता है और लूप (लूप), सशर्त कार्यक्रम निष्पादन (सशर्त कूद के उपयोग के माध्यम से), और कार्यक्रमों में कार्यों जैसे व्यवहार की सुविधा प्रदान करता है। कई निर्देश “ध्वज” रजिस्टर में अंकों की स्थिति को भी बदल देंगे। इन झंडों का उपयोग किसी कार्यक्रम के व्यवहार को प्रभावित करने के लिए किया जा सकता है, क्योंकि वे अक्सर विभिन्न कार्यों के परिणामों का संकेत देते हैं। उदाहरण के लिए, एक “तुलना” प्रकार का निर्देश दो मानों पर विचार करता है और ध्वज रजिस्टर में एक संख्या निर्धारित करता है, जिसके अनुसार अधिक है। इस ध्वज का उपयोग प्रोग्राम प्रवाह को निर्धारित करने के लिए बाद में कूदने के निर्देश द्वारा किया जा सकता है।

निर्देश के निष्पादन और परिणामी डेटा के लेखन के बाद, पूरी प्रक्रिया अगले निर्देश चक्र के साथ दोहराई जाती है, आमतौर पर प्रोग्राम काउंटर में बढ़ते मूल्य के कारण अनुक्रम में अगला निर्देश पढ़ता है। यदि पूरा किया गया निर्देश एक छलांग था, तो प्रोग्राम काउंटर को उस निर्देश के पते को शामिल करने के लिए संशोधित किया जाएगा जिस पर कूद गया था, और प्रोग्राम निष्पादन सामान्य रूप से जारी रहता है। यहां वर्णित CPU की तुलना में अधिक जटिल सीपीयू में, कई निर्देशों को एक साथ पढ़ा, डिकोड और निष्पादित किया जा सकता है। यह खंड वर्णन करता है कि आम तौर पर “क्लासिक आरआईएससी पाइपलाइन” के रूप में जाना जाता है, जो वास्तव में कई इलेक्ट्रॉनिक उपकरणों में उपयोग किए जाने वाले साधारण सीपीयू के बीच काफी आम है, जिसे अक्सर कहा जाता हैमाइक्रोकंट्रोलर ।

डिज़ाइन और सुधार

पूर्व आवश्यकताएं
कंप्यूटर आर्किटेक्चर
डिजिटल सर्किट

पूर्णांकों की श्रेणी

जिस तरह से सीपीयू संख्याओं का प्रतिनिधित्व करता है वह एक डिज़ाइन विकल्प है जो डिवाइस के काम करने के सबसे बुनियादी तरीकों को प्रभावित करता है। आंतरिक रूप से संख्याओं का प्रतिनिधित्व करने के लिए उपयोग किए जाने वाले कुछ प्रारंभिक डिजिटल कैलकुलेटर, कॉमन डेसिमल नंबरिंग सिस्टम (आधार दस) का एक विद्युत मॉडल ।

कुछ अन्य कंप्यूटरों ने टर्नरी (आधार तीन) जैसे अधिक विदेशी नंबरिंग सिस्टम का उपयोग किया है । लगभग सभी आधुनिक सीपीयू द्विआधारी रूप में संख्याओं का प्रतिनिधित्व करते हैं , जहां प्रत्येक अंक को दो मानों की एक निश्चित भौतिक मात्रा द्वारा दर्शाया जाता है, जैसे कि “उच्च” या “निम्न” वोल्टेज ।

संख्यात्मक प्रतिनिधित्व से संबंधित संख्याओं का आकार और सटीकता है जो एक सीपीयू प्रतिनिधित्व कर सकता है। बाइनरी सीपीयू के मामले में, बिट उन संख्याओं में एक महत्वपूर्ण स्थिति को संदर्भित करता है जिनके साथ सीपीयू काम करता है। बिट्स (या संख्यात्मक स्थिति, या अंक) की संख्या जो एक सीपीयू संख्याओं का प्रतिनिधित्व करने के लिए उपयोग करता है, को अक्सर “शब्द आकार”, “बिट चौड़ाई”, “डेटा पथ चौड़ाई” या “सटीक। पूर्णांक” कहा जाता है, जब पूर्णांक के साथ सख्ती से व्यवहार किया जाता है (फ्लोटिंग पॉइंट नंबरों के विपरीत)।

यह संख्या आर्किटेक्चर के बीच और अक्सर एक ही सीपीयू की विभिन्न इकाइयों के बीच भिन्न होती है। उदाहरण के लिए, एक 8-बिट सीपीयू संख्याओं की एक श्रृंखला को संभालता है जिसे आठ बाइनरी अंकों द्वारा दर्शाया जा सकता है, प्रत्येक अंक में दो संभावित मान होते हैं, और संयोजन में 8 बिट्स में 2 ⁸ या 256 असतत संख्याएं होती हैं। वास्तव में, पूर्णांक का आकार सॉफ़्टवेयर चलाने वाले पूर्णांकों की सीमा पर एक हार्डवेयर सीमा निर्धारित करता है और जिसे CPU सीधे उपयोग कर सकता है।

पूर्णांक श्रेणी उन मेमोरी स्थानों की संख्या को भी प्रभावित कर सकती है जिन्हें सीपीयू संबोधित कर सकता है (पता लगाएँ)। उदाहरण के लिए, यदि एक बाइनरी सीपीयू मेमोरी एड्रेस का प्रतिनिधित्व करने के लिए 32 बिट्स का उपयोग करता है, और प्रत्येक मेमोरी एड्रेस एक ऑक्टेट (8 बिट) का प्रतिनिधित्व करता है, तो सीपीयू द्वारा संबोधित अधिकतम मेमोरी 2 ³² ऑक्टेट या 4 जीबी है । यह सीपीयू एड्रेस स्पेस का एक बहुत ही सरल दृश्य है, और कई आधुनिक डिज़ाइन अधिक जटिल एड्रेसिंग विधियों का उपयोग करते हैं जैसे पेजिंग को अधिक मेमोरी आवंटित करने के लिए उनकी पूरी रेंज की तुलना में फ्लैट एड्रेस स्पेस की अनुमति होगी।

संपूर्ण संख्या श्रेणी के उच्च स्तरों को अतिरिक्त अंकों को संभालने के लिए अधिक संरचनाओं की आवश्यकता होती है, और इसलिए अधिक जटिलता, आकार, ऊर्जा उपयोग और आम तौर पर लागत होती है। इसलिए, यह पूरी तरह से असामान्य नहीं है, माइक्रोकंट्रोलर देखेंआधुनिक अनुप्रयोगों में 4-बिट और 8-बिट का उपयोग किया जाता है, भले ही बहुत अधिक रेंज (16, 32, 64 और यहां तक ​​कि 128 बिट्स) वाले सीपीयू उपलब्ध हों। सरल माइक्रोकंट्रोलर आम तौर पर सस्ते होते हैं, कम बिजली का उपयोग करते हैं, और इसलिए कम गर्मी का प्रसार करते हैं। ये सभी इलेक्ट्रॉनिक उपकरणों के लिए महत्वपूर्ण डिजाइन विचार हो सकते हैं। हालांकि, उच्च अंत अनुप्रयोगों में, अतिरिक्त रेंज के लाभ, (अक्सर अतिरिक्त हेडरूम), अधिक महत्वपूर्ण होते हैं और अक्सर डिजाइन विकल्पों को प्रभावित करते हैं।

निम्न और उच्च बिट लंबाई दोनों द्वारा प्रदान किए गए कुछ लाभों को प्राप्त करने के लिए, कई CPU को डिवाइस की विभिन्न इकाइयों के लिए अलग-अलग बिट चौड़ाई के साथ डिज़ाइन किया गया है। उदाहरण के लिए, आईबीएम सिस्टम / 370 ने एक सीपीयू का इस्तेमाल किया जो ज्यादातर 32-बिट था, लेकिन फ्लोटिंग पॉइंट नंबरों की अधिक सटीकता और सीमा को सुविधाजनक बनाने के लिए इसकी फ़्लोटिंग पॉइंट इकाइयों के भीतर 128-बिट परिशुद्धता का उपयोग किया । कई बाद के सीपीयू डिजाइन एक समान बिट चौड़ाई मिश्रण का उपयोग करते हैं, खासकर जब प्रोसेसर को सामान्य प्रयोजन के उपयोग के लिए डिज़ाइन किया गया है जहां पूर्णांक और फ्लोटिंग पॉइंट क्षमता के बीच उचित संतुलन की आवश्यकता होती है।

घड़ी की आवृत्ति

अधिकांश सीपीयू, और वास्तव में अधिकांश अनुक्रमिक लॉजिक डिवाइस , प्रकृति में समकालिक होते हैं। यही है, वे एक सिंक्रोनाइज़ेशन सिग्नल के आधार पर डिज़ाइन और संचालित होते हैं। यह संकेत, जिसे घड़ी संकेत के रूप में जाना जाता है, आमतौर पर एक आवधिक वर्ग तरंग का रूप लेता है । सीपीयू के कई सर्किटों की विभिन्न शाखाओं के माध्यम से विद्युत संकेतों के अधिकतम समय की गणना करके, डिजाइनर घड़ी संकेत के लिए एक उपयुक्त अवधि का चयन कर सकते हैं ।

यह अवधि उस समय की तुलना में अधिक लंबी होनी चाहिए, जो सिग्नल को स्थानांतरित करने, या सबसे खराब स्थिति में प्रचारित करने में लगती है। सबसे खराब स्थिति के प्रसार विलंब पर घड़ी की अवधि को काफी अधिक मूल्य पर सेट करके, पूरे सीपीयू को डिजाइन करना संभव है और जिस तरह से यह घड़ी के सिग्नल के “किनारों” के आसपास डेटा को ऊपर और नीचे ले जाता है।

यह एक डिज़ाइन के दृष्टिकोण से और एक घटक मात्रा के दृष्टिकोण से, CPU को महत्वपूर्ण रूप से सरल बनाने का लाभ है। हालाँकि, इसका नुकसान यह भी है कि पूरे सीपीयू को इसके धीमे तत्वों की प्रतीक्षा करनी चाहिए, भले ही इसकी कुछ इकाइयाँ बहुत तेज हों। सीपीयू समानांतरवाद (नीचे देखें) को बढ़ाने के विभिन्न तरीकों से इस सीमा को काफी हद तक ऑफसेट किया गया है।

हालाँकि, केवल वास्तु सुधार विश्व स्तर पर सिंक्रोनस सीपीयू के सभी नुकसानों को हल नहीं करते हैं। उदाहरण के लिए, एक घड़ी संकेत किसी अन्य विद्युत संकेत की देरी के अधीन है। तेजी से जटिल सीपीयू में उच्च घड़ी की गति पूरे ड्राइव में घड़ी के सिग्नल को चरण (सिंक में) में रखना अधिक कठिन बना देती है। इसने कई आधुनिक सीपीयू को एक ही सिग्नल में देरी से बचने के लिए कई समान घड़ी संकेतों की आवश्यकता होती है, जिससे सीपीयू खराब हो जाता है।

एक और बड़ी समस्या जब घड़ी की गति नाटकीय रूप से बढ़ जाती है तो वह सीपीयू द्वारा नष्ट होने वाली गर्मी की मात्रा होती है। घड़ी का संकेत लगातार बदल रहा है, कई घटकों के स्विचिंग (राज्य का परिवर्तन) का कारण चाहे वे उस समय उपयोग किए जा रहे हों या नहीं। सामान्य तौर पर, एक घटक जो राज्य बदल रहा है, एक स्थिर अवस्था में एक तत्व की तुलना में अधिक ऊर्जा का उपयोग करता है। इसलिए, जैसे-जैसे घड़ी की गति बढ़ती है, वैसे-वैसे गर्मी अपव्यय भी होता है, जिससे सीपीयू को अधिक प्रभावी शीतलन समाधान की आवश्यकता होती है।

अनावश्यक घटक स्विचिंग से निपटने की एक विधि को क्लॉक गेटिंग कहा जाता है ।, जिसमें अनावश्यक घटकों के लिए घड़ी के संकेत को बंद करना, उन्हें प्रभावी ढंग से अक्षम करना शामिल है। हालांकि, इसे अक्सर लागू करना मुश्किल माना जाता है और इसलिए बहुत कम बिजली डिजाइनों के बाहर आम उपयोग नहीं दिखता है। वैश्विक घड़ी संकेत के साथ कुछ समस्याओं से निपटने का एक अन्य तरीका इसका पूर्ण निष्कासन है।

घड़ी से वैश्विक सिग्नल को हटाते समय समान सिंक्रोनस डिज़ाइनों की तुलना में डिज़ाइन प्रक्रिया को कई मायनों में काफी जटिल बना देता है, एसिंक्रोनस (या नो-क्लॉक) डिज़ाइनों ने बिजली की खपत और गर्मी अपव्यय में उल्लेखनीय फायदे बताए हैं। हालांकि कुछ दुर्लभ, पूरे सीपीयू को वैश्विक घड़ी संकेत का उपयोग किए बिना बनाया गया है। इसके दो उल्लेखनीय उदाहरण हैं AMULET, जो MIPS R3000 के साथ संगत ARM और MiniMIPS की वास्तुकला को लागू करता है ।

क्लॉक सिग्नल को पूरी तरह से हटाने के बजाय, कुछ सीपीयू डिज़ाइन कुछ डिवाइस इकाइयों को एसिंक्रोनस होने की अनुमति देते हैं, जैसे कि अंकगणितीय प्रदर्शन में कुछ लाभ प्राप्त करने के लिए सुपरस्केलर पाइपलाइनिंग के संयोजन के साथ एसिंक्रोनस एएलयू का उपयोग करना। हालांकि यह पूरी तरह से स्पष्ट नहीं है कि पूरी तरह से अतुल्यकालिक डिजाइन एक तुलनीय स्तर पर प्रदर्शन कर सकते हैं या उनके समकालिक समकक्षों की तुलना में बेहतर है, यह स्पष्ट है कि वे कम से कम सरल गणितीय कार्यों में उत्कृष्टता प्राप्त करते हैं। यह, उनकी उत्कृष्ट बिजली की खपत और गर्मी अपव्यय विशेषताओं के साथ, उन्हें एम्बेडेड कंप्यूटरों के लिए अच्छी तरह से अनुकूल बनाता है ।

समानता

पिछले खंड में पेश किए गए सीपीयू के मूल संचालन का विवरण सीपीयू के सबसे सरल रूप का वर्णन करता है। इस प्रकार का सीपीयू, जिसे आमतौर पर एक सबस्केलर के रूप में संदर्भित किया जाता है, एक समय में एक या दो डेटा के साथ एक निर्देश को संचालित और निष्पादित करता है।

इस प्रक्रिया के परिणामस्वरूप सबस्केलर सीपीयू में निहित अक्षमता होती है। चूंकि एक समय में केवल एक ही निर्देश निष्पादित किया जाता है, पूरे सीपीयू को अगले निर्देश पर आगे बढ़ने से पहले उस निर्देश के पूरा होने की प्रतीक्षा करनी चाहिए। नतीजतन, सबस्केलर सीपीयू उन निर्देशों पर “अटक” जाता है जिन्हें पूरा होने में एक से अधिक घड़ी चक्र लगते हैं।

यहां तक ​​​​कि दूसरी निष्पादन इकाई (नीचे देखें) जोड़ने से भी प्रदर्शन में बहुत सुधार नहीं होता है। एक पथ जमने के बजाय अब दो पथ जमे हुए हैं और अप्रयुक्त ट्रांजिस्टर की संख्या बढ़ जाती है। यह डिज़ाइन, जहाँ CPU निष्पादन संसाधन एक समय में केवल एक निर्देश के साथ काम कर सकते हैं, केवल संभवतः अदिश प्रदर्शन (प्रति घड़ी चक्र एक निर्देश) प्राप्त कर सकते हैं। हालाँकि,

बेहतर और स्केलर प्रदर्शन प्राप्त करने के प्रयासों के परिणामस्वरूप विभिन्न प्रकार की डिज़ाइन पद्धतियां सामने आई हैं जो सीपीयू को कम रैखिक रूप से और समानांतर में अधिक व्यवहार करती हैं। जब सीपीयू में समानता की बात आती है, तो आमतौर पर इन डिज़ाइन तकनीकों को वर्गीकृत करने के लिए दो शब्दों का उपयोग किया जाता है।

• पर समानता शिक्षा का स्तर , निर्देश स्तर समानता अंग्रेजी (आईएलपी) चाहता है के लिए चिप पर जिस दर पर दिए गए निर्देशों का एक सीपीयू के भीतर क्रियान्वित कर रहे हैं, यानी, निष्पादन संसाधनों की वृद्धि उपयोग में वृद्धि
• अंग्रेजी थ्रेड लेवल पैरेललिज़्म (टीएलपी) में निष्पादन का लेवल पैरेललिज़्म थ्रेड , जिसका उद्देश्य उन थ्रेड्स (प्रभावी रूप से व्यक्तिगत प्रोग्राम) की संख्या को बढ़ाना है जो एक सीपीयू एक साथ निष्पादित कर सकता है।

प्रत्येक कार्यप्रणाली दोनों तरीकों से भिन्न होती है जिसमें उन्हें लागू किया जाता है और सापेक्ष प्रभावशीलता में वे एक अनुप्रयोग के लिए सीपीयू प्रदर्शन को बढ़ाने में उत्पन्न होते हैं।

आईएलपी: निर्देशात्मक ट्यूबिंग और सुपरस्केलर आर्किटेक्चर

सुपरस्केलर

बढ़ी हुई समानता को प्राप्त करने के लिए उपयोग की जाने वाली सबसे सरल विधियों में से एक है, पिछले निर्देश के निष्पादन को समाप्त करने से पहले निर्देश को पढ़ने और डिकोड करने के पहले कुछ चरणों को शुरू करना। यह इंस्ट्रक्शन पाइपलाइनिंग नामक तकनीक का सबसे सरल रूप है , और इसका उपयोग लगभग सभी आधुनिक सामान्य प्रयोजन सीपीयू में किया जाता है।

निष्पादन पथ को असतत चरणों में विभाजित करके, पाइपलाइन एक समय में एक से अधिक निर्देशों को निष्पादित करने की अनुमति देती है। इस पृथक्करण की तुलना एक असेंबली लाइन से की जा सकती है, जिसमें एक निर्देश प्रत्येक चरण में तब तक पूरा किया जाता है जब तक कि वह निष्पादन पाइपलाइन को छोड़ नहीं देता और वापस ले लिया जाता है।

हालांकि, पाइपलाइन एक ऐसी स्थिति की संभावना का परिचय देती है जहां अगले ऑपरेशन को पूरा करने के लिए पिछले ऑपरेशन के परिणाम को समाप्त करना आवश्यक है; एक शर्त जिसे अक्सर डेटा निर्भरता संघर्ष कहा जाता है। इससे निपटने के लिए, इस प्रकार की स्थितियों की जांच के लिए अतिरिक्त सावधानी बरतनी चाहिए, और यदि ऐसा होता है, तो निर्देश पाइपलाइन के एक हिस्से में देरी होनी चाहिए।

स्वाभाविक रूप से, इसे प्राप्त करने के लिए अतिरिक्त सर्किटरी की आवश्यकता होती है, पाइप्ड प्रोसेसर सबस्केल्स की तुलना में अधिक जटिल होते हैं, लेकिन ज्यादा नहीं। एक पाइप्ड प्रोसेसर लगभग पूरी तरह से अदिश हो सकता है, केवल अचानक पाइपलाइन स्टॉप (एक चरण में एक से अधिक घड़ी चक्र तक चलने वाला निर्देश) द्वारा बाधित होता है।

निर्देश पाइपलाइनिंग के विचार पर एक और सुधार ने एक ऐसी विधि का विकास किया जो सीपीयू घटकों के निष्क्रिय समय को और कम कर देता है। डिज़ाइन जिन्हें सुपरस्केलर कहा जाता है उनमें एक लंबी निर्देश पाइपलाइन और कई समान निष्पादन इकाइयां शामिल हैं। एक सुपरस्केलर पाइपलाइन में, कई निर्देश पढ़े जाते हैं और एक डिस्पैचर को पास किए जाते हैं, जो यह तय करता है कि निर्देशों को समानांतर (एक साथ) में निष्पादित किया जा सकता है या नहीं।

यदि ऐसा है, तो उन्हें उपलब्ध निष्पादन इकाइयों में भेज दिया जाता है, जिसके परिणामस्वरूप कई निर्देशों को एक साथ निष्पादित करने की क्षमता होती है। सामान्य तौर पर, एक सुपरस्केलर सीपीयू जितने अधिक निर्देश एक साथ स्टैंडबाय निष्पादन इकाइयों को भेजने में सक्षम होता है, उतने ही अधिक निर्देश किसी दिए गए चक्र में पूरे होंगे।

सुपरस्केलर सीपीयू आर्किटेक्चर को डिजाइन करने में अधिकांश कठिनाई एक कुशल डिस्पैचर बनाने में निहित है। डिस्पैचर को जल्दी और सही ढंग से यह निर्धारित करने में सक्षम होना चाहिए कि क्या निर्देश समानांतर में निष्पादित किए जा सकते हैं, साथ ही उन्हें इस तरह से प्रेषित किया जा सकता है कि जितनी संभव हो उतनी निष्पादन इकाइयां व्यस्त रहती हैं।

इसके लिए आवश्यक है कि निर्देश पाइपलाइन को जितनी बार संभव हो सके भरा जाए और सुपरस्केलर आर्किटेक्चर में, CPU कैश की महत्वपूर्ण मात्रा में वृद्धि की आवश्यकता हो । यह भी से बचने के लिए तकनीक बनाता है इस तरह के खतरों के रूप में कांटा भविष्यवाणी , सट्टा निष्पादन , और आदेश निष्पादन से बाहर।, उच्च स्तर के प्रदर्शन को बनाए रखने के लिए महत्वपूर्ण है।

• शाखा भविष्यवाणी यह ​​अनुमान लगाने का प्रयास करती है कि कौन सी शाखा (या पथ) एक सशर्त निर्देश लेगा, सीपीयू पूरी पाइपलाइन को सशर्त निर्देश के पूरा होने की प्रतीक्षा करने की संख्या को कम कर सकता है।
• सट्टा निष्पादन अक्सर कोड के कुछ हिस्सों को निष्पादित करके मामूली प्रदर्शन लाभ प्रदान करता है जो सशर्त संचालन पूर्ण होने के बाद आवश्यक हो सकता है या नहीं भी हो सकता है।
• आउट-ऑफ-ऑर्डर निष्पादन उस क्रम को बदल देता है जिसमें डेटा निर्भरता के कारण देरी को कम करने के लिए निर्देशों को कुछ हद तक निष्पादित किया जाता है।

उस स्थिति में जहां CPU का एक भाग सुपरस्केलर है और एक भाग नहीं है, गैर-सुपरस्केलर भाग डाउनटाइम के कारण प्रदर्शन में प्रभावित होता है। मूल इंटेल पेंटियम (पी 5) दो superscalar ALUs कि प्रत्येक घड़ी चक्र प्रति एक अनुदेश स्वीकार कर सकता था, लेकिन इसके एफपीयू घड़ी चक्र प्रति एक अनुदेश स्वीकार नहीं कर सकता। इस प्रकार P5 पूर्णांकों के हिस्से में सुपरस्केलर था लेकिन यह फ्लोटिंग पॉइंट (या [दशमलव] बिंदु) संख्याओं का सुपरस्केलर नहीं था। इंटेल के पेंटियम आर्किटेक्चर के उत्तराधिकारी , P6 ने अपने फ्लोटिंग पॉइंट फ़ंक्शंस में सुपरस्केलर क्षमताओं को जोड़ा, और इस प्रकार इस प्रकार के निर्देशों के प्रदर्शन में उल्लेखनीय वृद्धि की।

सरल टयूबिंग और सुपरस्केलर डिज़ाइन एक एकल प्रोसेसर को एक निर्देश प्रति चक्र (आईपीसी) से अधिक दरों पर निर्देश निष्पादन को पूरा करने की अनुमति देकर सीपीयू के आईएलपी को बढ़ाता है। अधिकांश आधुनिक सीपीयू डिजाइन कम से कम कुछ हद तक सुपरस्केलर हैं, और पिछले दशक में, लगभग सभी सामान्य प्रयोजन सीपीयू डिजाइन सुपरस्केलर हैं।

हाल के वर्षों में उच्च आईएलपी कंप्यूटर डिजाइन में कुछ जोर सीपीयू हार्डवेयर से इसके सॉफ्टवेयर इंटरफेस, या आईएसए में स्थानांतरित हो गया है। बहुत लंबा निर्देश शब्द (वीएलआईडब्ल्यू) रणनीति कुछ आईएलपी को सीधे सॉफ्टवेयर द्वारा निहित करने का कारण बनती है, जिससे सीपीयू को आईएलपी को एक महत्वपूर्ण बढ़ावा देने के लिए काम करना चाहिए और इस प्रकार दोनों डिजाइन की जटिलता को कम करते हैं।

टीएलपी: थ्रेड्स का एक साथ निष्पादन

सीपीयू समानांतरवाद को बढ़ाने के लिए आमतौर पर इस्तेमाल की जाने वाली एक अन्य रणनीति एक ही समय में कई थ्रेड्स (प्रोग्राम) चलाने की क्षमता को शामिल करना है । सामान्य तौर पर, उच्च टीएलपी सीपीयू उच्च आईएलपी वाले की तुलना में अधिक लंबे समय तक उपयोग में रहे हैं।

1970 और 1980 के दशक के अंत के दौरान सीमोर क्रे ने जिन कई डिजाइनों का बीड़ा उठाया , उनमें से कई ने टीएलपी पर ध्यान केंद्रित किया, जो कि विशाल कंप्यूटिंग क्षमताओं (अपने समय के लिए) को सुविधाजनक बनाने की उनकी प्राथमिक विधि के रूप में थी। वास्तव में, टीएलपी, मल्टीथ्रेडेड एन्हांसमेंट के रूप में, 1950 के दशक की शुरुआत में ही उपयोग में था।

व्यक्तिगत प्रोसेसर डिजाइन के संदर्भ में, टीएलपी प्राप्त करने के लिए उपयोग की जाने वाली दो मुख्य विधियां हैं, मल्टीप्रोसेसिंग चिप – लेवल , चिप-लेवल इंग्लिश मल्टीप्रोसेसिंग (सीएमपी), और मल्टीथ्रेडिंग एक साथ , एक साथ मल्टीथ्रेडिंग इंग्लिश (एसएमटी) में। उच्च स्तर पर, सिमिट्रिक मल्टीप्रोसेसिंग (सिमेट्रिक मल्टीप्रोसेसिंग (एसएमपी)) और एक्सेस नॉन-यूनिफ़ॉर्म मेमोरी (नॉन-यूनिफ़ॉर्म मेमोरी एक्सेस (NUMA)) के रूप में कई पूरी तरह से स्वतंत्र सीपीयू व्यवस्था के साथ कंप्यूटर बनाना बहुत आम है । यद्यपि बहुत भिन्न साधनों का उपयोग किया जाता है, ये सभी तकनीकें एक ही लक्ष्य को प्राप्त करती हैं: सीपीयू द्वारा समानांतर में चलने वाले थ्रेड्स की संख्या में वृद्धि करना।

सीएमपी और एसएमपी समानांतरवाद विधियां एक दूसरे के समान और सबसे सीधी हैं। इनमें दो या दो से अधिक पूर्ण सीपीयू और अलग सीपीयू का उपयोग करने की तुलना में कुछ अधिक वैचारिक शामिल है। सीएमपी के मामले में, एक ही पैकेज में कई प्रोसेसर “कोर” शामिल होते हैं, कभी-कभी एक ही एकीकृत सर्किट में ।

दूसरी ओर, एसएमपी में कई स्वतंत्र पैकेज शामिल हैं। NUMA कुछ हद तक SMP के समान है लेकिन एक गैर-समान मेमोरी एक्सेस मॉडल का उपयोग करता है। यह सीपीयू-गहन कंप्यूटरों के लिए महत्वपूर्ण है क्योंकि प्रत्येक प्रोसेसर का मेमोरी एक्सेस समय एसएमपी साझा मेमोरी मॉडल के साथ जल्दी से समाप्त हो जाता है, जिसके परिणामस्वरूप सीपीयू मेमोरी की प्रतीक्षा कर रहा है। इसलिए, NUMA को एक बहुत अधिक स्केलेबल मॉडल माना जाता है, जो कंप्यूटर में SMP की तुलना में कई अधिक CPU का सफलतापूर्वक उपयोग करने की अनुमति देता है, संभवतः समर्थन कर सकता है। एसएमटी अन्य टीएलपी संवर्द्धन से कुछ हद तक अलग है जिसमें पूर्व में संभव के रूप में सीपीयू के कुछ हिस्सों को डुप्लिकेट करने का प्रयास किया जाता है।

जबकि एक टीएलपी रणनीति माना जाता है, इसका कार्यान्वयन वास्तव में एक सुपरस्केलर डिज़ाइन जैसा दिखता है, और वास्तव में आईबीएम के POWER5 जैसे सुपरस्केलर माइक्रोप्रोसेसरों में अक्सर उपयोग किया जाता है । पूरे सीपीयू को डुप्लिकेट करने के बजाय, एसएमटी डिज़ाइन केवल पढ़ने, डिकोडिंग और निर्देशों को भेजने के लिए आवश्यक टुकड़ों के साथ-साथ सामान्य-उद्देश्य रजिस्टर जैसी चीजों की नकल करते हैं। यह एक SMT CPU को दो अलग-अलग सॉफ़्टवेयर थ्रेड्स से निर्देश प्रदान करके अपनी निष्पादन इकाइयों को अधिक बार व्यस्त रखने की अनुमति देता है। फिर से यह ILP सुपरस्केलर विधि के समान है, लेकिन यह एक ही थ्रेड से कई निर्देशों को समवर्ती रूप से निष्पादित करने के बजाय एक साथ बहु-थ्रेडेड निर्देशों को निष्पादित करता है।

वेक्टर प्रोसेसर और SIMD

एक कम सामान्य लेकिन तेजी से महत्वपूर्ण सीपीयू (और वास्तव में सामान्य रूप से कंप्यूटिंग) प्रतिमान वैक्टर से संबंधित है। ऊपर चर्चा किए गए सभी प्रोसेसर को किसी न किसी प्रकार के स्केलर डिवाइस के रूप में संदर्भित किया जाता है। जैसा कि उनके नाम का तात्पर्य है, वेक्टर प्रोसेसर एक निर्देश के संदर्भ में डेटा के कई टुकड़ों से निपटते हैं, यह स्केलर प्रोसेसर के विपरीत है, जो प्रत्येक निर्देश के लिए डेटा के एक टुकड़े को संभालता है।

डेटा से निपटने की इन दो योजनाओं को आम तौर पर क्रमशः SISD (सिंगल इंस्ट्रक्शन, सिंगल डेटा |) (सिंपल इंस्ट्रक्शन, सिंपल डेटा) और SIMD (सिंगल इंस्ट्रक्शन, मल्टीपल डेटा) (सिंपल इंस्ट्रक्शन, मल्टीपल डेटा) के रूप में संदर्भित किया जाता है । डेटा वैक्टर से निपटने वाले सीपीयू बनाने में महान उपयोगिता उन कार्यों के अनुकूलन में निहित है, जिनके लिए एक ही ऑपरेशन की आवश्यकता होती है, उदाहरण के लिए, एक योग, या एक स्केलर उत्पाद , जिसे बड़े डेटा सेट पर किया जाना है। इस प्रकार के कार्य के कुछ उत्कृष्ट उदाहरण मल्टीमीडिया अनुप्रयोग (छवियां, वीडियो और ध्वनि), साथ ही साथ कई प्रकार के वैज्ञानिक और इंजीनियरिंग कार्य हैं ।

जबकि एक स्केलर सीपीयू को डेटा सेट में प्रत्येक निर्देश और मूल्य को पढ़ने, डिकोडिंग और निष्पादित करने की पूरी प्रक्रिया को पूरा करना होगा, एक वेक्टर सीपीयू एक निर्देश के साथ तुलनात्मक रूप से बड़े डेटा सेट पर एक सरल ऑपरेशन कर सकता है। बेशक, यह तभी संभव है जब एप्लिकेशन को कई चरणों की आवश्यकता होती है जो एक ऑपरेशन को बड़े डेटा सेट पर लागू करते हैं।

अधिकांश प्रारंभिक वेक्टर सीपीयू, जैसे क्रे-1 , लगभग अनन्य रूप से क्रिप्टोग्राफी और वैज्ञानिक अनुसंधान अनुप्रयोगों से जुड़े थे। हालांकि, चूंकि मल्टीमीडिया बड़े पैमाने पर डिजिटल मीडिया में स्थानांतरित हो गया है, सामान्य प्रयोजन के सीपीयू में सिम के कुछ रूपों की आवश्यकता महत्वपूर्ण हो गई है। सामान्य प्रयोजन के प्रोसेसर में फ्लोटिंग-पॉइंट इकाइयों को शामिल करने के कुछ ही समय बाद , सामान्य प्रयोजन के सीपीयू के लिए SIMD निष्पादन इकाइयों के विनिर्देश और कार्यान्वयन भी दिखाई देने लगे। इनमें से कुछ प्रारंभिक SIMD विनिर्देश, जैसे Intel का MMX , केवल पूर्ण संख्याओं के लिए थे।

यह कुछ सॉफ्टवेयर डेवलपर्स के लिए एक महत्वपूर्ण बाधा साबित हुई, क्योंकि सिम से लाभान्वित होने वाले कई एप्लिकेशन मुख्य रूप से फ्लोटिंग पॉइंट नंबरों से निपटते थे। उत्तरोत्तर, इन प्रारंभिक डिजाइनों को परिष्कृत किया गया और कुछ सामान्य, आधुनिक SIMD विनिर्देशों में बनाया गया, जो आम तौर पर ISA से जुड़े होते हैं। कुछ उल्लेखनीय आधुनिक उदाहरण Intel के SSE और PowerPC से संबंधित AltiVec (VMX के रूप में भी जाना जाता है) हैं।

हम आशा करते है कि आपको हमारी यह CPU का इतिहास क्या है ? | CPU ka Full Form in Hindi पोस्ट पसंद आई होगी यदि आपको इससे सम्बंधित कोई भी सवाल पूछना है तो आप हमें कमेंट करके बता सकते हो |

ये भी जाने:

• जाने USB 4.0 के बारे में | USB 4.0 ke Advantages
• Car Designer कैसे बन सकते है? | Car Designer Kaise Bane?
• Youtube Custom Thumbnails Kaise Banaye?
• Facebook Id Block Karne Ka Tarika? | Facebook Id Block Kaise Kare?
• टेलीग्राम पैसे कैसे कमाता है? | Telegram Paise Kaise Kamata Hai?